• مقدمه (16)
  • هسته سوئیچ (16)
  • چرا *FPGA؟ (17)
  • چالش مقیاس‌پذیری (18)
  • اهداف پژوهش (19)
  • خلاقیت‌ها و نوآوری‌ها (19)
  • ساختار پایان‌نامه (20)
• مفاهیم اولیه *packet switch (21)
  • شرح مختصری بر کلیدواژه‌های حوزه سوئیچ بسته‌ای (21)
  • معرفی برخی از معماری‌های سوئیچ بسته‌ای (23)
    • *OQ (23)
    • *IQ (24)
    • *CQ (24)
    • *VOQ (25)
    • *CICQ (28)
  • سوئیچ با پشتیبانی از *packet با طول متغیر (30)
• مفاهیم اولیه *FPGA و تلاش‌های صورت‌گرفته برای پیاده‌سازی *switch بر بستر آن (31)
  • منابع *FPGA (32)
  • مدل منابع مصرفی پیکربندی‌های مختلف حافظه در FPGA (34)
  • مرور کارهای پیشین پیاده‌سازی سوئیچ روی FPGA (36)
  • سوئیچ بر اساس حافظهٔ مشترک (37)
    • لیست پیوندی (38)
    • صف اختصاصی آدرس‌ها (40)
    • چندپخشی در حافظه مشترک (41)
• معرفی معماری سوئیچ پیشنهادی (42)
  • انتخاب ساختار کلی معماری (43)
  • بررسی معماری GCQ (44)
    • فرکانس کاری مدار و انتخاب عرض سلول مناسب (45)
    • تحلیل منابع مصرفی (45)
  • پیشنهاد معماری سوئیچ حافظه مشترک با تعداد صف زیاد و پشتیبانی از چندپخشی (46)
    • صف‌های آدرس مشترک (47)
    • پشتیبانی از ارسال مستقیم (48)
    • پشتیبانی از چندپخشی (49)
  • ایده‌هایی برای افزایش فرکانس (52)
  • ایده‌هایی برای کاهش منابع (54)
    • کاهش عمق XPQ و VOQ‌های مشترک (55)
    • الگوریتم k-matching (56)
    • افزایش سرعت داخلی مضاعف (59)
• شبیه‌سازی و پیاده‌سازی و ارزیابی سوئیچ پیشنهادی (62)
  • منابع مصرفی (62)
    • اثر طول متغیر (63)
    • تأثیر افزایش عمق حافظه اصلی (64)
    • پیاده‌سازی روی انواع FPGA (65)
  • ارزیابی سوئیچ با شبیه‌سازی (68)
    • مدل‌های ترافیکی (70)
    • تأخیر به‌ازای طول ثابت و مقایسه با کارهای گذشته (73)
    • تاخیر به‌ازای ترافیک انفجاری (75)
    • آزمون توان گذردهی (76)
    • اثر طول متغیر (78)
  • پیاده‌سازی روی بورد (79)
• نتیجه‌گیری و پیشنهادهایی برای کارهای آتی (83)
  • دستاوردهای پژوهش (83)
  • پیشنهادهای پژوهشی (84)
• مراجع (86)
• واژه نامه انگلیسی به فارسی (90)
• واژه نامه فارسی به انگلیسی (92)
• جدول منابع سوئیچ‌های پیاده‌سازی شده (95)